EN COURS

• Doctorat (2)

  • Alizadeh, Roya. Improving SCMA decoding implantation.
  • Miller-Jolicoeur, Erika.

TERMINÉ

• Thèse de doctorat (58)

  • Abbasmollaei, M. (2025). FPGA-Friendly Programmable Data Plane: A Transition from P4 Semantics to Pipeline Implementations via High-Level Synthesis Approaches [Thèse de doctorat, Polytechnique Montréal].
  • Mashreghi-Moghadam, P. (2025). Reconfigurable Programming of Data Plane Communication Networks on FPGA Platforms [Thèse de doctorat, Polytechnique Montréal].
  • Mohamed Ahmed, M. (2025). Ultra-Low Power, Fully Integrated Start-up Circuit for Power Conditioning Interface in DC Energy Harvesting Circuits [Thèse de doctorat, Polytechnique Montréal].
  • Posso, J. (2025). Estimation de pose de véhicules spatiaux non coopératifs à partir de réseaux de neurones – De l'image monoculaire à l'implémentation embarquée temps réel et à l'analyse temporelle [Thèse de doctorat, Polytechnique Montréal].
  • Rahmati, M. (2025). P4 Modularity with Compiler Design [Thèse de doctorat, Polytechnique Montréal].
  • Abuelnasr, A. (2024). System-On-Chip Design Acceleration Using Simulation-Based Optimization and Causal Discovery [Thèse de doctorat, Polytechnique Montréal].
  • Amer, M. (2024). Design Acceleration and Integration of Linear Controllers and Gate Drivers for Efficient High-Voltage DC-DC Converters [Thèse de doctorat, Polytechnique Montréal].
  • El Zarif, N. (2024). Systèmes de distribution d'énergie robustes exploitant des convertisseurs CC-CC efficaces [Thèse de doctorat, Polytechnique Montréal].
  • Elbediwy, M. H. (2024). Scalable Architectures for Programmable, Adaptive and Hierarchical Traffic Management in Telecommunication Networks [Thèse de doctorat, Polytechnique Montréal].
  • Mafi, H. (2024). Compensation of Timing-Skew Mismatches in Time-Interleaved ADCs [Thèse de doctorat, Polytechnique Montréal].
  • Refaei, A. M. A. A. (2024). Implementing a Reliable and Ultra-low Power Adaptive RF Energy Harvester for IoT Applications [Thèse de doctorat, Polytechnique Montréal].
  • Zhang, Y. (2024). Efficient Deep Learning Algorithms for Robust Prediction of Epileptic Seizures [Thèse de doctorat, Polytechnique Montréal].
  • Alizadeh, R. (2023). User Activity Detection and Feature Selection Using WiFi CSI-Based Datasets [Thèse de doctorat, Polytechnique Montréal].
  • Askari Hemmat, M. H. (2023). Hardware aware acceleration in deep neural networks [Thèse de doctorat, Polytechnique Montréal].
  • Ghaffari, S. A. (2023). Statistical Methods for Efficient Digital Electronic Hardware Design [Thèse de doctorat, Polytechnique Montréal].
  • Akbari, M. (2022). High Signal-to-Noise Ratio Successive Approximation Analog to Digital Converters [Thèse de doctorat, Polytechnique Montréal].
  • Assaf, H. (2022). Design and Characterization of a CMOS-Based Long Retention Time Memristive Cell [Thèse de doctorat, Polytechnique Montréal].
  • Boyogueno Bidias, S. P. (2022). Extracteur de paramètres Delta-Lognormaux globalement optimaux par séparation et évaluation exploitant l'arithmétique par intervalles [Thèse de doctorat, Polytechnique Montréal].
  • Luinaud, T. (2022). Optimisation de la compilation de déparseurs pour processeurs réseau implémentés sur FPGA [Thèse de doctorat, Polytechnique Montréal].
  • Berrima, S. (2021). Convertisseurs temps-numérique distribués et à mesures multiples pour FPGA [Thèse de doctorat, Polytechnique Montréal].
  • Hammoud, A. (2021). Towards an Implantable Biosensor for Continuous Detection and Quantification of Antiseizure Medications in Blood [Thèse de doctorat, Polytechnique Montréal].
  • Noghabaei, S. M. (2021). High-Sensitivity Ultra-Low-Power Integrated RF Energy Harvesting for IoT, Wearable Devices and Biomedical Applications [Thèse de doctorat, Polytechnique Montréal].
  • Fiorentino, M. (2020). Architectural Exploration of KeyRing Self-Timed Processors [Thèse de doctorat, Polytechnique Montréal].
  • Gémieux, M. (2020). Architecture matérielle logicielle pour l'exécution à latence réduite d'applications de télécommunications émergentes sur centre de données [Thèse de doctorat, Polytechnique Montréal].
  • Stimpfling, T. (2020). Mémoires associatives algorithmiques pou l'opération de recherche du plus long préfixe sur FPGA [Thèse de doctorat, Polytechnique Montréal].
  • Trigui, A. (2020). Remote Powering and Data Communication Over a Single Inductive Link for Implantable Medical Devices [Thèse de doctorat, Polytechnique Montréal].
  • Al-Terkawi Hasib, O. (2019). High Quality Delay Testing Scheme for a Self-Timed Microprocessor [Thèse de doctorat, Polytechnique Montréal].
  • Benacer, I. (2019). Fast, Scalable, and Flexible C++ Hardware Architectures for Network Data Plane Queuing and Traffic Management [Thèse de doctorat, Polytechnique Montréal].
  • Hassan, A. (2019). Circuits Techniques for Wireless Sensing Systems in High-Temperature Environments [Thèse de doctorat, Polytechnique Montréal].
  • Léonardon, M. (2018). Décodage de codes polaires sur des architectures programmables [Thèse de doctorat, École Polytechnique de Montréal].
  • Akbarniai Tehrani, M. (2017). Direction of Arrival Estimation in Low-Cost Frequency Scanning Array Antenna Systems [Thèse de doctorat, École Polytechnique de Montréal].
  • Bany Hamad, G. (2017). Multilevel Modeling, Formal Analysis, and Characterization of Single Event Transients Propagation in Digital Systems [Thèse de doctorat, École Polytechnique de Montréal].
  • Li, M. (2016). Determinism Enhancement and Reliability Assessment in Safety Critical AFDX Networks [Thèse de doctorat, École Polytechnique de Montréal].
  • Tremblay, J.-P. (2016). Validation matérielle d'une architecture générique de réseaux avioniques basée sur une gestion modulaire de la redondance [Thèse de doctorat, École Polytechnique de Montréal].
  • Hussain, W. (2015). Providing Bi-Directional, Analog, and Differential Signal Transmission Capability to an Electronic Prototyping Platform [Thèse de doctorat, École Polytechnique de Montréal].
  • Gan, Q. (2013). Efficient Implementation of Particle Filters in Application-Specific Instruction-Set Processor [Thèse de doctorat, École Polytechnique de Montréal].
  • Kowarzyk, G. (2013). Efficient Methods for Finding Optimal Convolutional Self-Doubly Orthogonal Codes [Thèse de doctorat, École Polytechnique de Montréal].
  • Lepercq, É. (2012). Techniques de routage pseudo-aléatoire pour une application micro-électronique [Thèse de doctorat, École Polytechnique de Montréal].
  • Lu, Z. (2012). Towards Single Bacterium Detection: A Microelectronic/Microfluidic Hybrid System Based on a CMOS Technology [Thèse de doctorat, École Polytechnique de Montréal].
  • Hashemi Aghcheh Body, S. S. (2011). High-Efficiency Low-Voltage Rectifiers for Power Scavenging Systems [Thèse de doctorat, École Polytechnique de Montréal].
  • Mbaye, M. M. (2010). Techniques d'exploration architecturale de design à usage spécifique pour l'accélération de boucles [Thèse de doctorat, École Polytechnique de Montréal].
  • Tanguay, L.-F. (2010). Synthétiseur de fréquences RF destiné aux dispositifs médicaux implantables [Thèse de doctorat, École Polytechnique de Montréal].
  • Deca, R. (2009). Rule-based models for automated network service provisioning [Thèse de doctorat, École Polytechnique de Montréal].
  • Mahvash Mohammadi, H. (2009). An effective hybrid video deinterlacing algorithm [Thèse de doctorat, École Polytechnique de Montréal].
  • Marche, D. (2009). Implémentation, ajustement laser et modélisation des convertisseurs numériques à analogique R2R [Thèse de doctorat, École Polytechnique de Montréal].
  • Trabelsi, A. (2008). Traitement paramétrique des signaux audio dans le contexte des prothèses auditives [Thèse de doctorat, École Polytechnique de Montréal].
  • Naderi, A. (2007). Undersampling bandpass modulator architectures [Thèse de doctorat, École Polytechnique de Montréal].
  • Bui, H. T. (2006). High-speed CMOS design techniques for multi-gigahertz transceivers [Thèse de doctorat, École Polytechnique de Montréal].
  • Cantin, M.-A. (2005). Méthode de détermination automatique de la taille des chemins de données [Thèse de doctorat, École Polytechnique de Montréal].
  • Fouzar, Y. (2005). Modélisation, réalisation et tests d'un système à phase asservie, à contrôle adaptatif et à gamme dynamique élevée [Thèse de doctorat, École Polytechnique de Montréal].
  • Calbaza, D. E. (2002). Analyse et conception des circuits de synthèse numérique d'horloges [Thèse de doctorat, École Polytechnique de Montréal].
  • Granger, É. (2002). Une étude des réseaux de neurones artificiels pour la classification rapide d'impulsions radars [Thèse de doctorat, École Polytechnique de Montréal].
  • Jin, Z. (2002). Methods for the modeling and analysis of MIS interconnects in VLSI circuits [Thèse de doctorat, École Polytechnique de Montréal].
  • Khali, H. (1999). Algorithmes et architectures de calcul spécialisés pour un système optique autosynchronisé à précision accrue [Thèse de doctorat, École Polytechnique de Montréal].
  • Nekili, M. (1998). Synthèse de réseaux de distribution d'horloges en présence de variations du procédé de fabrication [Thèse de doctorat, École Polytechnique de Montréal].
  • Bélanger, N. (1997). Outils et méthodes pour le traitement parallèle de calculs sur des tableaux [Thèse de doctorat, École Polytechnique de Montréal].
  • Soufi, M. (1997). Caractérisation et amélioration de la testabilité séquentielle pseudo-aléatoire des circuits VLSI [Thèse de doctorat, École Polytechnique de Montréal].
  • Massicotte, D. (1995). Une approche à l'implantation en technologie VLSI d'une classe d'algorithmes de reconstitution de signaux [Thèse de doctorat, École Polytechnique de Montréal].

• Mémoire de maîtrise (120)

  • Singh Rajput, R. (2025). Définition, spécification et génération automatique d'architectures de modules réseau ciblant des FPGA [Mémoire de maîtrise, Polytechnique Montréal].
  • Allard, F. J. X. (2024). Extension du langage P4 pour faciliter l'utilisation de structures à états [Mémoire de maîtrise, Polytechnique Montréal].
  • Asghari Touchaei, S. E. (2024). An Improved Method to Increase Cluster Lifetime in Vehicular Ad Hoc Networks (VANETs) [Mémoire de maîtrise, Polytechnique Montréal].
  • Kaced, K. (2024). Circuits intégrés de gestion de puissance pour les dispositifs IoT à récupération d'énergie [Mémoire de maîtrise, Polytechnique Montréal].
  • Nojavan, A. (2024). Modular eCPRI Protocol Processing and Enhanced PTP-1588 Synchronization for 5G Fronthaul Using P4 [Mémoire de maîtrise, Polytechnique Montréal].
  • Pabot, J. (2024). Interrupteur haute-tension analogique bidirectionnel intégré avec limitation de courant et isolation galvanique [Mémoire de maîtrise, Polytechnique Montréal].
  • Trembly, T. M. (2024). Conception et intégration d'un circuit haute tension reconfigurable pour l'interfaçage de capteurs [Mémoire de maîtrise, Polytechnique Montréal].
  • Brouillard, V. P. (2023). Des milliards de flux : l'analyse d'applications à gestion d'états dans le contexte des commutateurs programmables [Mémoire de maîtrise, Polytechnique Montréal].
  • Dufour, J. (2023). Conception d'une jauge d'énergie à faible consommation énergétique offrant une grande précision d'estimation [Mémoire de maîtrise, Polytechnique Montréal].
  • Dupuis, T. (2023). Implémentation efficiente de produits de convolution sur des opérandes représentés sur moins de 8 bits [Mémoire de maîtrise, Polytechnique Montréal].
  • Elharti, M.-A. (2023). Conception et implémentation en langage P4 de la fonction de passerelle d'accès de la 5G, et caractérisation de ses performances sur un commutateur logiciel [Mémoire de maîtrise, Polytechnique Montréal].
  • Makhroute, E. M. (2023). Conception, implémentation et caractérisation des performances de la fonction passerelle d'accès AGF de la 5G programmée en langage P4 [Mémoire de maîtrise, Polytechnique Montréal].
  • Portas, F. (2023). Outils de codesign pour la vérification de partitionnement par hyperviseur sur système embarqué matériel-logiciel de criticités mixtes [Mémoire de maîtrise, Polytechnique Montréal].
  • Alhousseiny, I. (2022). Boucle à verrouillage de délai offrant une densité de phases de 112 GHz pour convertisseur analogique à numérique à entrelacement temporel [Mémoire de maîtrise, Polytechnique Montréal].
  • Su, M. (2022). Élaborer un environnement de test pour la vérification et la validation d'applications réseaux configurables sur FPGA [Mémoire de maîtrise, Polytechnique Montréal].
  • Hoque, M. U. (2021). Design and Analysis of a 35 GHz Rectenna System for Wireless Power Transfer to an Unmanned Aerial Vehicle [Mémoire de maîtrise, Polytechnique Montréal].
  • Salehi, M. (2021). Architecture of Integrated Battery-Less Sensor and Validation of its Critical Blocks [Mémoire de maîtrise, Polytechnique Montréal].
  • Sedaghat, Z. (2021). Detection and Extraction of Adverse Drug Reaction in Social Media Using Deep Learning [Mémoire de maîtrise, Polytechnique Montréal].
  • Baghalizadeh Moghadam, N. (2019). Algebraic Dynamic Fault Tree Analysis for Avionic Systems [Mémoire de maîtrise, Polytechnique Montréal].
  • Fradj, B. (2019). Implémentation d'une mémoire cache supportant la recherche IP [Mémoire de maîtrise, Polytechnique Montréal].
  • Moradmand Badie, M. (2019). CPU Utilization Improvement of Multiple-Core Processors Through Cache Management and Task Scheduling [Mémoire de maîtrise, Polytechnique Montréal].
  • Samadani, S. M. (2019). Indoor Localization Using Channel State Information with Regression Artificial Neural Network [Mémoire de maîtrise, Polytechnique Montréal].
  • Hoque, F. (2018). Multiuser Optimal Transmit Beamforming: Performance Studies, Antennas Selection, A Genetic Algorithm Approach [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Luinaud, T. (2017). Algorithmes et architectures pour l'implémentation de la détection d'expressions régulières [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Mohajertehrani, M. (2017). Récolte d'énergie provenant des bus ARINC825 pour les applications en avionique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Rahmani, Z. (2017). Implementation of New Multiple Access Technique Encoder for 5G Wireless Telecommunication Networks [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Khanzadi, H. (2016). Implementation of Data-Driven Applications on Two-Level Reconfigurable Hardware [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Sarbishei, I. (2016). A Scalable High-Performance Memory-Less IP Address Lookup Engine Suitable for FPGA Implementation [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Abdollahifakhr, H. (2015). Power-Efficient Hardware Architecture for Computing Split-Radix FFT on Highly Sparse Spectrum [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Alizadeh, R. (2015). Near Deterministic Signal Processing Using GPU, DPDK, and MKL [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Gémieux, M. (2015). Analyse de faisabilité de l'implantation d'un protocole de communication sur processeur multicoeurs [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Berrima, S. (2014). Algorithmes de diagnostic d'une chaîne JTAG reconfigurable et tolérante aux pannes au sein de la technologie WaferIC [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Keklikian, T. L. (2014). Modélisation des accès mémoire lors de la multiplication d'une matrice creuse par un vecteur sur processeur graphique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Charasse, S. (2013). Outil de vérification in-situ pour le prototypage de systèmes électroniques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Guillemot, M. H. (2013). Conception d'un logiciel de contrôle pour la plate-forme de prototypage waferboard TM [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Stimpfling, T. (2013). AcceCuts: un algorithme de classification de paquets conçu pour traiter les nouveaux paradigmes des réseaux définis par logiciel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Gil, D. C. (2012). Processeurs embarqués configurables pour la reproduction de tons [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Pons, J.-F. (2012). Conception d'une plateforme d'Animats destinée à l'étude d'aglgorithmes d'apprentissage appliqués à la survie en environnement réel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Trentin, D. (2012). Design and Architecture of a Hardware Platform to Support the Development of an Avionic Network Prototype [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Al-Terkawi Hasib, O. (2010). Design and Implementation of Integrated High Efficiency Low-voltage CMOS DC-DC Converters [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Aubertin, P. (2010). Conception de processeurs spécialisés pour le traitement vidéo en temps réel par filtre local [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Fantoni, J. (2010). Caractérisation électrique et vieillissement de résistances de silicium polycristallin modifiées par laser [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Bafumba-Lokilo, D. (2009). Développement d'un système multiprocesseur sur puce générique destiné aux applications parallèles et adaptables dans un environnement ASIC [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Basile-Bellavance, Y. (2009). Conception d'un système de test et de configuration numérique tolérant aux pannes pour la technologie WAFERIC [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Bouyela Ngoyi, G. A. (2009). Conception et implémentation de processeurs dédiés pour des systèmes de traitement vidéo temps réel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lebel, D. (2009). Vérification fonctionnelle et validation de performance architecturale pour des tissus d'interconnexion [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Sahraii, N. (2009). Flexible scheduling of turbo decoding on a multiprocessor platform [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Tremblay, J.-P. (2009). Analyse de performance multi-niveau et partionnement d'application radio sur une plateforme multiprocesseur [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Singh, R. (2008). Precision rail-to-rail input-output operational amplifier using laser-trimmable poly-silicon resistors in standard cmos process [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Benamrane, I. (2007). Technique de conception d'un convertisseur numérique/analogique à source de courant pour de bonnes performances statiques et dynamiques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Beucher, N. (2007). Conception et mise en oeuvre de processeurs configurables pour la conversion de taux de trames vidéos avec compensation de mouvement [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Binet, V. (2007). Modélisation électrique du couplage et de l'injection de bruit dans le substrat [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Salomon, M.-É. (2007). Caractérisation de la gigue et de l'étalement spectral du circuit DDPS [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Castonguay, A. (2006). Plate-forme de communication pour systèmes embarqués multipuces utilisant HyperTransport [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Epassa Habib, D. G. (2006). Conception d'un processeur à vitesse variable et synthèse d'horloge à période ajustable [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Mahoney, P. (2006). Conception d'une architecture alternative à la technologie "mémoire adressable par contenu" [Mémoire de maîtrise, École Polytechnique de Montréal].
  • St-Pierre, F. (2006). Implémentation matérielle d'un réseau sur puce et analyse du fonctionnement dans un environnement multiprocesseurs [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Catudal, S. (2005). Méthodologie orientée performance applicable à la validation d'algorithmes de traitement vidéo et de leur implémentation matérielle [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Chureau, A. (2005). Réalisation d'une plateforme de développement rapide de systèmes sur puce basée sur UML [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Dang, H. (2005). Nouvelle approche de conception d'un CAN parallèle 1.25-gigaéchantillons/s utilisant la technique MCML [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Deslauriers, F. (2005). Modélisation d'un réseau intégré sur puce basé sur une architecture en anneau [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Duval, O. (2005). Une plateforme de mesure de caractéristiques électroniques pour les nanostructures [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Layachi, M. (2005). Influence du couplage [pi-pi] sur les propriétés électroniques des assemblages 1,4 dithiol [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Mahrez, O. (2005). Méthodologie d'automatisation de tests appliquée aux routeurs configurables [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Morin, D. (2005). Conception d'un convertisseur analogique à numérique 10 bits / 200 MÉ/s pipeliné et calibré numériquement [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Nguyen, H. T. P. (2005). Conception d'un module de synchronisation pour l'intégration à l'échelle de la tranche de routeurs de communication [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Peterson, K. (2005). Environnement de validation en temps réel basé sur des assertions pour les systèmes matériels [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Renaud, M. (2005). Détecteurs de phase et de fréquence complémentaires destinés aux applications de haute précision des boucles à verrouillage de phase [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Tanguay, B. (2005). Analyse et mise en oeuvre d'égaliseurs à l'aide de processeurs configurables [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Turgeon, G. (2005). Étude en vue d'adapter la méthodologie IBIS à la simulation interne des circuits intégrés [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Wild, G. (2005). Mesure de l'effet de l'injection de charges par laser sur un circuit oscillant voisin [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Dubois, M. (2004). Analyse et conception de registres à décalage pour la réalisation de décodeurs à seuil itératifs configurables [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Dubois, M. (2004). Modélisation et conception d'une plate-forme de traitement et transmission de signaux vidéo numériques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Ghattas, N. (2004). Built-in self-test and self-repair architecture for defect-tolerant word-oriented large capacity memories [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Hashemi Aghcheh Body, S. S. (2004). Characterization of integrated MOS circuits under voltage stress and application to power conversion chains of electronic implants [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Ling, W. (2004). Low power and high speed arithmetic circuits for software assisted wireless systems [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Mbaye, M. M. (2004). Conception, mise en oeuvre et caractérisation de mécanismes matériel/logiciel pour l'interconnexion firewire-ethernet [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Picard, D. (2004). Conception et réalisation d'un module de test d'intégrité des signaux pour un circuit intégré de grande surface [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Richard, J.-F. (2004). Conception d'interfaces haut-voltage utilisant une technologie CMOS/DMOS [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Robert, M. (2004). Étude des convertisseurs analogique à numérique en virgule flottante : performance théorique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Bendali, A. (2003). Conception d'une référence de tension intégrée à faible alimentation [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Ghattas, H. (2003). Conception d'un processeur embarqué de faible complexité dédié à une plate-forme SoC pour concevoir des processeurs réseaux [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lafrance, L.-P. (2003). Implantation, comparaison et analyse des performances de l'estimateur fréquentiel Crozier sur différentes plates-formes [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Langlois, H. (2003). Optimisation paramétrique de circuits analogiques par le biais des algorithmes génétiques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lu, M. (2003). Defect tolerance methods and thermally induced skew analysis for wafer scale integration [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Pepga Bissou, J. (2003). Conception de haut niveau d'une plate-forme SoC et de son système d'interconnexions [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Regimbal, S. (2003). Méthode de réutilisation et de couverture pour la vérification fonctionnelle des circuits numériques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Tohio, S. B. (2003). Convertibilité des protocoles de communication [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Trabelsi, A. (2003). Techniques de calibration de circuits analogiques pour des applications de haute précision [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Kumar, P. (2002). Analysis and characterisation of design for testability methodologies for bipolar current mode logics [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Hébert, O. (2001). Une méthode de dérivation de modèles de processeurs embarqués dédiés à une application [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lacourse, A. (2001). Caractérisation électrique des résistances diffusées par faisceau laser [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Loiseau, L. (2001). Méthode de conception pour la réutilisation et optimisation architecturale appliquées à un réducteur de bruit vidéo [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Cousineau, C. (2000). Conception et mise en oeuvre d'un système de reconfiguration dynamique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Donfack, C. (2000). Caractérisation de contacts électrodes-tissus pour les stimulateurs neuro-musculaires implantables [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Fortin, A. (2000). Paramétrisation et reconfiguration automatique du chemin de données d'un processeur synthétisable [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Thériault, L. (2000). Développement d'estimateurs de performance pour des applications de co-design matériel/logiciel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Antaki, B. (1999). Étude de la défaillance des circuits bipolaires en mode courant et leur testabilité [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Deslauriers, Y. (1999). Conception d'un processeur à données ancillaires intégré [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Le Chapelain, B. (1999). Conception d'une bibliothèque et d'un convolueur 3*3TSPC [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Vado, P. (1999). Validation de circuits numériques utilisant le principe du test par mutation [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Contandriopoulos, N. (1998). Méthodes de conception et de partitionnement logiciel pour des architectures parallèles SIMD linéaires [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lebeau, M. (1998). Modélisation de l'état hydrique dans les structures de chaussées en période estivale [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Patenaude, S. (1998). Modélisation de pannes dans les circuits logiques bipolaires en mode courant et méthodes de test adaptées [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Poiré, P. (1998). Conception d'un système de post-traitement vidéo pour un corrélateur optique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Achard, E. (1997). Architectures haute performance pour transformations géométriques à trois dimensions [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Pera, F. (1997). Nouvelles approches pour la conception des circuits intégrés rapides [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Savescu, T. (1997). Règles de conception d'une technologie de modules multipuces haute fréquence [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Boyer, A. (1995). Développement d'un stimulateur miniaturisé dédié à un implant visuel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Chalifoux, M. (1995). Réalisation ITGE d'un décodeur M-chemins bidirectionnel pour codes convolutionnels [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Chtchvyrkov, D. (1995). Générateur d'horloge à quatre phases [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Crépeau, J. (1995). Évaluation de l'efficacité de la relaxation locale des règles de dessin dans les circuits intégrés à très grande échelle [Mémoire de maîtrise, École Polytechnique de Montréal].
  • St-Amand, R. (1995). Conception d'une source de courant servant d'étage de sortie à un stimulateur neuromusculaire [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Abderrahman, A. (1994). Estimation du bruit engendré par la commutation simultanée dans les circuits combinatoires CMOS statiques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Benachour, A. (1994). Etude et réalisation d'un oscillateur intégré rapide [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Caughie, R. (1994). Analyse de la faisabilité d'une réalisation parallèle d'un décodeur séquentiel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Crespo, J.-F. (1994). Étude sur la réalisation des réseaux de neurones artificiels : comparaison des technologies et architecture du réseau ART1 [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Jahanpour, M.-S. (1994). Algorithmes et architectures VLSI pour les transformées en ondelettes [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Kermouche, R. (1994). Analyse et conception d'une architecture à bus hiérarchique tolérante aux défectuosités [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Merabet Kroumba, S. (1994). Synthèse de très haut niveau d'architectures parallèles pour des algorithmes exprimés en langage évolué [Mémoire de maîtrise, École Polytechnique de Montréal].