TERMINÉ

• Thèse de doctorat (9)

  • Al-Amin, M. R. (2024). On/In package connected antenna arrays for millimeter wave applications [Thèse de doctorat, Polytechnique Montréal].
  • Elbediwy, M. H. (2024). Scalable Architectures for Programmable, Adaptive and Hierarchical Traffic Management in Telecommunication Networks [Thèse de doctorat, Polytechnique Montréal].
  • Askari Hemmat, M. H. (2023). Hardware aware acceleration in deep neural networks [Thèse de doctorat, Polytechnique Montréal].
  • Boyogueno Bidias, S. P. (2022). Extracteur de paramètres Delta-Lognormaux globalement optimaux par séparation et évaluation exploitant l'arithmétique par intervalles [Thèse de doctorat, Polytechnique Montréal].
  • Montano, F. (2021). Architectures and Methodology for the Design of Real-time Power Converter Simulators on FPGAs [Thèse de doctorat, Polytechnique Montréal].
  • Gémieux, M. (2020). Architecture matérielle logicielle pour l'exécution à latence réduite d'applications de télécommunications émergentes sur centre de données [Thèse de doctorat, Polytechnique Montréal].
  • Abdelsalam, A. (2019). Efficient FPGA-Based Inference Architectures for Deep Learning Networks [Thèse de doctorat, Polytechnique Montréal].
  • Daigneault, M.-A. (2015). Synthèse et description de circuits numériques au niveau des transferts synchronisés par les données [Thèse de doctorat, École Polytechnique de Montréal].
  • Ould-Bachir, T. (2013). Opérateurs et engins de calcul en virgule flottante et leur application à la simulation en temps réel sur FPGA [Thèse de doctorat, École Polytechnique de Montréal].

• Mémoire de maîtrise (24)

  • Humblet, E. (2024). Verification and Characterization of Multicore Vector Processors Enhanced for Low-precision Convolutional Layers Through FPGA Emulation [Mémoire de maîtrise, Polytechnique Montréal].
  • Kaced, K. (2024). Circuits intégrés de gestion de puissance pour les dispositifs IoT à récupération d'énergie [Mémoire de maîtrise, Polytechnique Montréal].
  • Chitsaz Zade Allaf, K. (2023). Robust Quantization for Enhanced Energy Efficiency and Bit Error Tolerance in DNNs [Mémoire de maîtrise, Polytechnique Montréal].
  • Dupuis, T. (2023). Implémentation efficiente de produits de convolution sur des opérandes représentés sur moins de 8 bits [Mémoire de maîtrise, Polytechnique Montréal].
  • Ebrahimi, A. (2023). Efficient Look-Up Table Implementation of Neural Networks with Binary Activation Through Layerwise Pruning [Mémoire de maîtrise, Polytechnique Montréal].
  • Mohammadzadeh, R. (2023). Hardware-Aware Neural Architecture Search for Quantized Neural Networks Exploration on Resource-Constrained Devices [Mémoire de maîtrise, Polytechnique Montréal].
  • Zennaki, Z. N. (2023). Accélération matérielle de convolutions éparses appliquées à la détection 3D [Mémoire de maîtrise, Polytechnique Montréal].
  • Chiu, T.-Y. (2022). Explainability and reliability for automated dynamic decision systems [Mémoire de maîtrise, Polytechnique Montréal].
  • Richer St-Onge, P. (2022). Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA [Mémoire de maîtrise, Polytechnique Montréal].
  • Su, M. (2022). Élaborer un environnement de test pour la vérification et la validation d'applications réseaux configurables sur FPGA [Mémoire de maîtrise, Polytechnique Montréal].
  • Traore, M. (2022). Look-Up Table Based Neural Networks For Fast Inference [Mémoire de maîtrise, Polytechnique Montréal].
  • Riviello, A. (2020). Binary Neural Networks for Keyword Spotting Tasks [Mémoire de maîtrise, Polytechnique Montréal].
  • Chidambaram, S. (2019). PoET-BiN: Power Efficient Tiny Binary Neurons [Mémoire de maîtrise, Polytechnique Montréal].
  • Moradmand Badie, M. (2019). CPU Utilization Improvement of Multiple-Core Processors Through Cache Management and Task Scheduling [Mémoire de maîtrise, Polytechnique Montréal].
  • Sánchez Correa, R. (2017). Implementation of Ultra-Low Latency and High-Speed Communication Channels for an FPGA-Based HPC Cluster [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Khanzadi, H. (2016). Implementation of Data-Driven Applications on Two-Level Reconfigurable Hardware [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Courbariaux, M. (2015). Réduire la précision et le nombre des multiplications nécessaires à l'entraînement d'un réseau de neurones [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Larbanet, A. (2014). Application de l'algorithme de Max-hashing pour le référencement de fichiers vidéo et la détection de contenus et de flux connus à haute vitesse sur GPU [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Allard, M. (2012). Conception et implémentation d'un treillis de calcul configurable à deux niveaux [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lerebours, J. (2012). Filtrage de contenus numériques connus à haute vitesse optimisé sur plateforme GPU [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Sebbar, M. (2011). Réalisation d'un système de conversion des couleurs pour un capteur d'images CMOS à photodétecteur sans filtre optique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Bafumba-Lokilo, D. (2009). Développement d'un système multiprocesseur sur puce générique destiné aux applications parallèles et adaptables dans un environnement ASIC [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Daigneault, M.-A. (2009). Utilisation de la reconfiguration dynamique des FPGA pour le contrôle précis et exact des délais dans les convertisseurs temps à numérique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Guzman, D. A. (2008). Control systems for experiments in quantum communication and computing on optical fibres [Mémoire de maîtrise, École Polytechnique de Montréal].