TERMINÉ

• Thèse de doctorat (10)

  • Luinaud, T. (2022). Optimisation de la compilation de déparseurs pour processeurs réseau implémentés sur FPGA [Thèse de doctorat, Polytechnique Montréal].
  • Ahmadi, M. (2020). Energy-Efficient, Flexible and Fast Architectures for Deep Convolutional Neural Network Acceleration [Thèse de doctorat, Polytechnique Montréal].
  • Santiago da Silva, J. (2020). Fully Programming the Data Plane: A Hardware/Software Approach [Thèse de doctorat, Polytechnique Montréal].
  • Stimpfling, T. (2020). Mémoires associatives algorithmiques pou l'opération de recherche du plus long préfixe sur FPGA [Thèse de doctorat, Polytechnique Montréal].
  • Abdelsalam, A. (2019). Efficient FPGA-Based Inference Architectures for Deep Learning Networks [Thèse de doctorat, Polytechnique Montréal].
  • Bendaoudi, H. (2017). Flexible Hardware Architectures for Retinal Image Analysis [Thèse de doctorat, École Polytechnique de Montréal].
  • Vakili, S. (2014). Accuracy-Guaranteed Fixed-Point Optimization in Hardware Synthesis and Processor Customization [Thèse de doctorat, École Polytechnique de Montréal].
  • Farah, R. (2013). Computer Vision Tools for Rodent Monitoring [Thèse de doctorat, École Polytechnique de Montréal].
  • Gan, Q. (2013). Efficient Implementation of Particle Filters in Application-Specific Instruction-Set Processor [Thèse de doctorat, École Polytechnique de Montréal].
  • Mahvash Mohammadi, H. (2009). An effective hybrid video deinterlacing algorithm [Thèse de doctorat, École Polytechnique de Montréal].

• Mémoire de maîtrise (26)

  • Brouillard, V. P. (2023). Des milliards de flux : l'analyse d'applications à gestion d'états dans le contexte des commutateurs programmables [Mémoire de maîtrise, Polytechnique Montréal].
  • Ebrahimi, A. (2023). Efficient Look-Up Table Implementation of Neural Networks with Binary Activation Through Layerwise Pruning [Mémoire de maîtrise, Polytechnique Montréal].
  • Mohammadzadeh, R. (2023). Hardware-Aware Neural Architecture Search for Quantized Neural Networks Exploration on Resource-Constrained Devices [Mémoire de maîtrise, Polytechnique Montréal].
  • Richer St-Onge, P. (2022). Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA [Mémoire de maîtrise, Polytechnique Montréal].
  • Rousselot, A. (2022). Banc de test et protocole d'authentification pour le système d'identification automatique maritime [Mémoire de maîtrise, Polytechnique Montréal].
  • Traore, M. (2022). Look-Up Table Based Neural Networks For Fast Inference [Mémoire de maîtrise, Polytechnique Montréal].
  • Jimenez Aranda, I. (2021). Towards Improving the Security and Privacy of Discovery Protocols in IoT [Mémoire de maîtrise, Polytechnique Montréal].
  • Langlois, J.-G. (2021). Infrastructure de test pour la cybersécurité des systèmes maritimes [Mémoire de maîtrise, Polytechnique Montréal].
  • Chidambaram, S. (2019). PoET-BiN: Power Efficient Tiny Binary Neurons [Mémoire de maîtrise, Polytechnique Montréal].
  • Fortier, F. (2018). Estimation par analyse statique de la bande-passante d'accélérateurs en synthèse de haut niveau sur FPGA [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Luinaud, T. (2017). Algorithmes et architectures pour l'implémentation de la détection d'expressions régulières [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Lacroix, A. B. (2016). Implémentations logicielle et matérielle de l'algorithme Aho-Corasick pour la détection d'intrusions [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Sarbishei, I. (2016). A Scalable High-Performance Memory-Less IP Address Lookup Engine Suitable for FPGA Implementation [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Guigui, S. (2015). RFID : L'attaque sangsue est-elle réalisable à plus de 30 cm d'un transpondeur HF? [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Blouin, F. (2014). Conception d'un système de vision par ordinateur pour la détection automatique d'inventaire médical [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Fasih, M. (2014). Retinal Image Quality Assessment Using Supervised Classification [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Keklikian, T. L. (2014). Modélisation des accès mémoire lors de la multiplication d'une matrice creuse par un vecteur sur processeur graphique [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Taboubi, M. (2014). Indoor Localization Using Wi-Fi Signals [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Brun-Murol, P. (2013). Vers une méthodologie normalisée d'évaluation des solutions RFID en application de sécurité [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Gil, D. C. (2012). Processeurs embarqués configurables pour la reproduction de tons [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Aubertin, P. (2010). Conception de processeurs spécialisés pour le traitement vidéo en temps réel par filtre local [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Talei, V. (2010). Implementation of a Bacterium Tracking System on FPGA [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Bouyela Ngoyi, G. A. (2009). Conception et implémentation de processeurs dédiés pour des systèmes de traitement vidéo temps réel [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Hireche, N. (2008). Conception d'architectures de calcul à hautes performances pour la comparaison de séquences génétiques [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Islam, A. (2008). A design methodology for the implementation of embedded vehicle navigation systems [Mémoire de maîtrise, École Polytechnique de Montréal].
  • Tchoulack Ngounou, R.-S. (2008). Implémentation d'un processeur vidéo sur FPGA pour la détection et la correction de réflexions spéculaires dans des images endoscopiques [Mémoire de maîtrise, École Polytechnique de Montréal].