Répertoire des expertises

Vous êtes ici

Retour aux résultats de recherche

Intérêts de recherche et affiliations

Intérêts de recherche
  • Conception, configuration et programmation de systèmes numériques

  • Systèmes logiques programmables (FPGA)

  • Langages de description de matériel (HDL)

  • Conception rapide, sûre et simple d'architectures numériques

  • Architectures numériques pour la simulation en temps réel (Hardware In the Loop HIL)

  • Monitorage de communications très haut débit (10GBE, 40GBE, 100GBE), DPI

  • Applications des systèmes numériques

Type(s) d'expertises (sujets CRSNG)
  • 2514 Traitement des signaux numériques
  • 2704 Traitement réparti et simultané
  • 2719 Architecture d'ordinateur et conception
  • 2722 Systèmes intégrés à très grande échelle (VLSI)

Publications

Publications récentes
Communication de conférence
Gémieux, M., Savaria, Y., David, J.P. & Zhu, G. (2017). A cache-coherent heterogeneous architecture for low latency real time applications. Communication présentée à 20th IEEE International Symposium on Real-Time Distributed Computing (ISORC 2017), Toronto, ON, Canada (p. 176-184). Tiré de https://doi.org/10.1109/ISORC.2017.1
Communication de conférence
Khanzadi, H., Savaria, Y. & David, J.P. (2017). A data driven CGRA Overlay Architecture with embedded processors. Communication présentée à 15th IEEE International New Circuits and Systems Conference (NEWCAS 2017), Strasbourg, France (p. 269-272). Tiré de https://doi.org/10.1109/NEWCAS.2017.8010157
Article de revue
Montano, F., Ould-Bachir, T. & David, J.P. (2017). An Evaluation of a High-Level Synthesis Approach to the FPGA-based Sub-microsecond Real-Time Simulation of Power Converters. IEEE Transactions on Industrial Electronics. Tiré de https://doi.org/10.1109/TIE.2017.2716880
Article de revue
David, J.P. (2016). Low latency and division free Gauss-Jordan solver in floating point arithmetic. Journal of Parallel and Distributed Computing, 106, 185-193. Tiré de https://doi.org/10.1016/j.jpdc.2016.12.013

Biographie

Jean Pierre David a reçu son diplôme d'Ingénieur Civil Électricien (spécialisation en électronique) à l'Université de Liège (Belgique) en 1995. Son travail de fin d'études consistait en la réalisation d'une interface Midi utilisant des capteurs optiques pour mesurer la vitesse d'enfoncement des touches d'un piano et en déduire la vélocité.

Il a ensuite travaillé une année comme chercheur au laboratoire des Dispositifs Intégrés et Circuits Électroniques (DICE) à l'Université Catholique de Louvain. Dans le contexte du projet PSVA (Prosthesis for Substitution of Vision by Audition), il a conçu et réalisé un système portable capable de faire l'acquisition d'une image depuis une caméra vidéo et de la convertir en un son constitué de 640 sinusoides dont les amplitudes variaient en temp réel en fonction de l'image reçue par la camera.

Il devient alors assistant et commence une thèse de doctorat portant sur les systèmes reconfigurables (FPGA). Outre sa recherche, il développera comme assistant de nombreux projets mixtes numérique-analogique pour ses étudiants, notament pour la conception de robots.

Il soutient sa thèse de doctorat en juin 2002 et sera proclamé Docteur en Sciences Appliquées de l'Université Catholique de Louvain. En aoüt 2002, il devient professeur à l'Université de Montréal, dans le Laboratoire d'Analyse et Synthèse des Systèmes Ordinés (LASSO). Depuis janvier 2006, il est professeur à l'École Polytechnique de Montréal. En juin 2013, il a été nommé professeur agrégé.

Jean Pierre David est membre du Institute of Electrical and Electronics Engineers (IEEE), directeur adjoint du Groupe de Recherche en Microélectronique et Microsystèmes (GR2M) et membre du Regroupement Strategique en Microsystèmes du Québec (ReSMiQ).

Encadrement à Polytechnique

TERMINÉ

  • Thèse de doctorat (2)

    • Daigneault, M.-A. (2015). Synthèse et description de circuits numériques au niveau des transferts synchronisés par les données (Thèse de doctorat, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/2031/
    • Ould Bachir, T. (2013). Opérateurs et engins de calcul en virgule flottante et leur application à la simulation en temps réel sur FPGA (Thèse de doctorat, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/1231
  • Mémoire de maîtrise (11)

    • Sanchez Correa, R. (2017). Implementation of ultra-low latency and high-speed communication channels for an FPGA-based HPC cluster (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/2521/
    • Khanzadi, H. (2016). Implementation of Data-Driven Applications on Two-Level Reconfigurable Hardware (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/2279/
    • Courbariaux, M. (2015). Réduire la précision et le nombre des multiplications nécessaires à l'entraînement d'un réseau de neurones (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/1819/
    • Larbanet, A. (2014). Application de l'algorithme de Max-hashing pour le référencement de fichiers vidéo et la détection de contenus et de flux connus à haute vitesse sur GPU (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/1633
    • Allard, M. (2012). Conception et implémentation d'un treillis de calcul configurable à deux niveaux (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/1004
    • Lerebours, J. (2012). Filtrage de contenus numériques connus à haute vitesse optimisé sur plateforme GPU (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/1001
    • Sebbar, M. (2011). Réalisation d'un système de conversion des couleurs pour un capteur d'images CMOS à photodétecteur sans filtre optique (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/674
    • Bafumba-Lokilo, D. (2009). Développement d'un système multiprocesseur sur puce générique destiné aux applications parallèles et adaptables dans un environnement ASIC (Mémoire de maîtrise, École Polytechnique de Montréal).
    • Daigneault, M.-A. (2009). Utilisation de la reconfiguration dynamique des FPGA pour le contrôle précis et exact des délais dans les convertisseurs temps à numérique (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de http://publications.polymtl.ca/239/
    • Daigneault, M.-A. (2009). Utilisation de la reconfiguration dynamique des fpga pour le contrôle précis et exact des délais dans ls convertisseurs temps à numérique (Mémoire de maîtrise, École Polytechnique de Montréal).
    • Guzman, D.A. (2008). Control systems for experiments in quantum communication and computing on optical fibres (Mémoire de maîtrise, École Polytechnique de Montréal).