Programmes d'études
Circuits intégrés à très grande échelle

Programmes d'études
Circuits intégrés à très grande échelle
Programmes d'études
Détails et horaire du cours
Légende
Cours de jour
Cours de soir
Cours en ligne
Certificats et microprogrammes de 1er cycle
Baccalauréat (formation d'ingénieur)
Études supérieures
ELE8304
Circuits intégrés à très grande échelle
Nombre de crédits :
3 (3 - 1.5 - 4.5)
Les chiffres indiqués entre parenthèses sous le sigle du cours, par exemple (3 - 2 - 4), constituent le triplet horaire.
Le premier chiffre est le nombre d'heures de cours théorique par semaine (les périodes de cours durent 50 minutes).
Le second chiffre est le nombre d'heures de travaux dirigés (exercices) ou laboratoire, par semaine.
(Note : certains cours ont un triplet (3 - 1.5 - 4.5). Dans ce cas, les 1,5 heure par semaine sont des laboratoires qui durent 3 heures mais qui ont lieu toutes les deux semaines. À Polytechnique, on parle alors de laboratoires bi-hebdomadaires).
Le troisième chiffre est un nombre d'heures estimé que l'étudiant doit investir de façon personnelle par semaine pour réussir son cours.
Le premier chiffre est le nombre d'heures de cours théorique par semaine (les périodes de cours durent 50 minutes).
Le second chiffre est le nombre d'heures de travaux dirigés (exercices) ou laboratoire, par semaine.
(Note : certains cours ont un triplet (3 - 1.5 - 4.5). Dans ce cas, les 1,5 heure par semaine sont des laboratoires qui durent 3 heures mais qui ont lieu toutes les deux semaines. À Polytechnique, on parle alors de laboratoires bi-hebdomadaires).
Le troisième chiffre est un nombre d'heures estimé que l'étudiant doit investir de façon personnelle par semaine pour réussir son cours.
Département :
Génie électrique
Corequis :
Notes :
Responsable(s) :
Yvon Savaria
Description
Circuits intégrés à très grande échelle. Niveaux d'abstraction. Transistors MOS. Procédés de fabrication CMOS. Famille logique statique. Électromigration. Thyristors parasites. Règles de conception et dessin de masques. Horloges et synchronisation. Architecture à transferts de registres. Délais dans les interconnexions. Commande de grosses charges capacitives. Réseau logique programmable (PLA). Structures de mémoire. Méthodes de conception. Langage VHDL, synthèse, placement et routage. Circuits prédiffusés et à cellules normalisées. Modèles de pannes et test. Vérification. Exemples tirés de composants VLSI.
Circuits intégrés à très grande échelle. Niveaux d'abstraction. Transistors MOS. Procédés de fabrication CMOS. Famille logique statique. Électromigration. Thyristors parasites. Règles de conception et dessin de masques. Horloges et synchronisation. Architecture à transferts de registres. Délais dans les interconnexions. Commande de grosses charges capacitives. Réseau logique programmable (PLA). Structures de mémoire. Méthodes de conception. Langage VHDL, synthèse, placement et routage. Circuits prédiffusés et à cellules normalisées. Modèles de pannes et test. Vérification. Exemples tirés de composants VLSI.
Plan triennal
2024-2025 | 2025-2026 | 2026-2027 | ||||||
---|---|---|---|---|---|---|---|---|
Automne | Hiver | Été | Automne | Hiver | Été | Automne | Hiver | Été |
Cours de jour | - | - | Cours de jour | - | - | Cours de jour | - | - |