Directory of Experts

You are here

Back to search results
Guy Bois
Bacc., Ph.D. (Montréal)

Phone: (514) 340-4711 Ext. 5944 Fax: (514) 340-5139 Room: M-4115

Research interests and affiliations

Research interests
  • Microelectronics

  • Specification and design of embedded systems (real time)

  • Design tools for synthesis of embedded systems

Expertise type(s) (NSERC subjects)
  • 2719 Computer architecture and design
  • 2722 VLSI systems

Publications

Recent publications
Journal article
Vakili, S., Langlois, J.M.& Bois, G. (2016). Accuracy-aware processor customisation for fixed-point arithmetic. IET Computers and Digital Techniques, 10(1), 11 pages. Retrieved from https://doi.org/10.1049/iet-cdt.2014.0188
Conference paper
Montero, F., Bois, G., Jenn, E. & Duplantier, K. (2016). Architectural exploration and implementation of an image processing chain with SpaceStudio. Paper presented at the 26th International Conference on Field Programmable Logic and Applications (FPL 2016), Lausanne, Switzerland (1 page). Retrieved from https://doi.org/10.1109/FPL.2016.7577388
Conference paper
Lacroix, A.B., Langlois, J.M.P., Boyer, F.-R., Gosselin, A. & Bois, G. (2016). Node configuration for the Aho-Corasick algorithm in intrusion detection systems. Paper presented at the 12th ACM/IEEE Symposium on Architectures for Networking and Communications Systems (ANCS 2016), Santa Clara, California (pp. 121-122). Retrieved from https://doi.org/10.1145/2881025.2889473
Conference paper
Nsame, P., Bois, G. & Savaria, Y. (2015). Analysis and characterization of data energy tradeoffs: for VLSI architectural agility in C-RAN platforms. Paper presented at the IEEE International Symposium on Circuits and Systems (ISCAS 2015), Lisbon, Portugal (pp. 1466-1469). Retrieved from https://doi.org/10.1109/ISCAS.2015.7168921

Teaching

Électronique numérique. Conception de systèmes embarqués mixtes logiciels et matériels. Systèmes temps réel.

Supervision at Polytechnique

COMPLETED

  • Ph.D. Thesis (3)

    • Vakili, S. (2014). Accuracy-Guaranteed Fixed-Point Optimization in Hardware Synthesis and Processor Customization (Ph.D. Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/1490
    • Moss, L. (2010). Profilage, caractérisation et partitionnement fonctionnel dans une plate-forme de conception de systèmes embarqués (Ph.D. Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/338/
    • Nekili, M. (1998). Synthèse de réseaux de distribution d'horloges en présence de variations du procédé de fabrication (Ph.D. Thesis, École Polytechnique de Montréal).
  • Master's Thesis (50)

    • Fortier, F. (2018). Estimation par analyse statique de la bande-passante d'accélérateurs en synthèse de haut niveau sur FPGA (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/3095/
    • Gauthier, E. (2017). Exploration d'une méthodologie de développement matériel et logiciel au niveau système appliqué à un système d'encodage de flux vidéo évolutif (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/2747/
    • Desaulty, A. (2016). Intégration dans un flot de conception système d'un outil de traduction assistée de code C pour la création de coprocesseurs matériels (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/2285/
    • Gaudron, M. (2016). Expérimentation d'une suite d'outils pour automatiser le passage d'une conception basée sur un modèle vers la réalisation d'une implémentation, en passant par l'exploration architecturale (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/2078/
    • Lacroix, A.B. (2016). Implémentations logicielle et matérielle de l'algorithme Aho-Corasick pour la détection d'intrusions (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/2401/
    • Rivard-Girard, S. (2015). Prédiction de performance de matériel graphique dans un contexte avionique par apprentissage automatique (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/1907/
    • Bao, L. (2014). Méthode de conception dirigée par les modèles pour les systèmes avioniques modulaires intégrés basée sur une approche de cosimulation (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/1617
    • Legault, V. (2014). Méthodologie expérimentale pour évaluer les caractéristiques des plateformes graphiques avioniques (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/1546
    • Medeiros Monteiro, F. (2013). Caractérisation automatisée de la consommation de puissance des processeurs pour l'estimation au niveau système (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/1229
    • Rogers-Vallée, M. (2012). Une méthode d'estimation de la consommation de puissance pour un système sur puce (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/846
    • Savard, J. (2012). Intégration d'un simulateur de partitionnement spatial et temporel à un flot de conception basé sur les modèles (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/990
    • Allard Bernier, J. (2011). Méthode de reconfiguration dynamique pour un réseau-sur-puce tolérant aux fautes (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/745
    • Guérard, H. (2011). Intégration d'un modèle de réseau sur puce dans un flôt de conception de niveau système (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/751
    • Bah, F.L. (2009). Conception au niveau système de l'application de protocole sans fil wimax (Master's Thesis, École Polytechnique de Montréal). Retrieved from https://publications.polymtl.ca/227
    • Fontaine, S. (2008). Conception et réalisation d'un outil d'exploration architecturale de la hiérarchie de mémoire d'un système sur puce afin d'optimiser la performance de la plateforme logicielle (Master's Thesis, École Polytechnique de Montréal).
    • Goyette, S. (2008). Élaboration d'un modèle d'abstraction des communications point-à-point pour une plateforme (SOC) multiprocesseur hétérogène (Master's Thesis, École Polytechnique de Montréal).
    • Laug, N. (2008). Gestion générique et raffinement de ssytèms électroniques à haut niveau (Master's Thesis, École Polytechnique de Montréal).
    • Migliorini, C. (2008). Exploration architecturale de communications-sur-puce au niveau système (Master's Thesis, École Polytechnique de Montréal).
    • Beucher, N. (2007). Conception et mise en oeuvre de processeurs configurables pour la conversion de taux de trames vidéos avec compensation de mouvement (Master's Thesis, École Polytechnique de Montréal).
    • Faiz, A. (2007). Méthodes de raffinement des communications pour passer d'une plate-forme systemc à un système reprogrammable (Master's Thesis, École Polytechnique de Montréal).
    • Hubin, M. (2006). Modélisation et conception d'une architecture à flots d'exécution multiples selon une approche de réutilisation (Master's Thesis, École Polytechnique de Montréal).
    • Mahoney, P. (2006). Conception d'une architecture alternative à la technologie "mémoire adressable par contenu" (Master's Thesis, École Polytechnique de Montréal).
    • Morin, B. (2006). Parallélisme sur plateforme reconfigurable de calcul à mémoire répartie (Master's Thesis, École Polytechnique de Montréal).
    • Provost, S. (2006). Accélération d'une plateforme d'encodage MPEG-4 à l'aide de processeurs configurables (Master's Thesis, École Polytechnique de Montréal).
    • Samson, P. (2006). Abstraction de la synchronisation dans une stratégie de co-design logiciel/matériel sur une plateforme (SOC) multiprocesseur (Master's Thesis, École Polytechnique de Montréal).
    • St-Pierre, F. (2006). Implémentation matérielle d'un réseau sur puce et analyse du fonctionnement dans un environnement multiprocesseurs (Master's Thesis, École Polytechnique de Montréal).
    • Thibeault, J.-F. (2006). Exploration de techniques de modélisation et de vérification logicielle en avionique (Master's Thesis, École Polytechnique de Montréal).
    • Catudal, S. (2005). Méthodologie orientée performance applicable à la validation d'algorithmes de traitement vidéo et de leur implémentation matérielle (Master's Thesis, École Polytechnique de Montréal).
    • Deslauriers, F. (2005). Modélisation d'un réseau intégré sur puce basé sur une architecture en anneau (Master's Thesis, École Polytechnique de Montréal).
    • Pierron, L. (2005). Méthodologie de codesign pour les systèmes sur puce programmable (Master's Thesis, École Polytechnique de Montréal).
    • Benny, O. (2004). Implémentation d'un modèle de communication transactionnel dans une plate-forme en SystemC (Master's Thesis, École Polytechnique de Montréal).
    • Dubois, M. (2004). Modélisation et conception d'une plate-forme de traitement et transmission de signaux vidéo numériques (Master's Thesis, École Polytechnique de Montréal).
    • Lavigueur, B. (2004). Multitraitement et processeurs configurables sur une plate-forme de haut niveau (Master's Thesis, École Polytechnique de Montréal).
    • Rondonneau, M. (2004). Intégration d'un RTOS dans une plate-forme SystemC destinée à l'exploration architecturale (Master's Thesis, École Polytechnique de Montréal).
    • Bertola, M. (2003). Conception, réalisation et étude d'une plate-forme générique basée sur le protocole AMBA AHB (Master's Thesis, École Polytechnique de Montréal).
    • Lemire, J.-F. (2003). Synthèse assistée de moniteurs d'assertions à partir d'une méthodologie d'encapsulation d'assertions dans une spécification exécutable (Master's Thesis, École Polytechnique de Montréal).
    • Quinn, D. (2003). Exploration architecturale pour la conception de processeurs réseaux basée sur l'utilisation de processeurs configurables (Master's Thesis, École Polytechnique de Montréal).
    • Regimbal, S. (2003). Méthode de réutilisation et de couverture pour la vérification fonctionnelle des circuits numériques (Master's Thesis, École Polytechnique de Montréal).
    • Wang, J. (2003). Reuse and automatic generation of testbenches for effective hardware verifiction (Master's Thesis, École Polytechnique de Montréal).
    • Filion, L. (2002). Analyse, implantation et intégration d'une bibliothèque pour la spécification des systèmes embarqués dans une méthodologie de codesign (Master's Thesis, École Polytechnique de Montréal).
    • Cyr, G. (2001). Interface configurable pour un processeur ARM basée sur le protocole VCI (Master's Thesis, École Polytechnique de Montréal).
    • Héneault, Y. (2001). Picasso : un outil de co-design matériel/logiciel pour la conception de systèmes embarqués (Master's Thesis, École Polytechnique de Montréal).
    • Yuan, P. (2001). A fixed-point simd array processor and its applications to video compression coding (Master's Thesis, École Polytechnique de Montréal).
    • Campagna, I. (2000). Développement d'une méthodologie de codesign matériel/logiciel pour des applications de communications à haute vitesse (Master's Thesis, École Polytechnique de Montréal).
    • Le Chapelain, B. (1999). Conception d'une bibliothèque et d'un convolueur 3*3TSPC (Master's Thesis, École Polytechnique de Montréal).
    • Guénette, J. (1996). Une méthode de multi-partitionnement de circuits VLSI en vue d'un placement et routage (Master's Thesis, École Polytechnique de Montréal).
    • Haddad, M.T. (1996). Réalisation mixte matérielle/logicielle d'un algorithme de routage pour réseaux locaux (Master's Thesis, École Polytechnique de Montréal).
    • Bosi, B. (1995). Méthodes de conception de convolueurs dédiés et reconfigurables (Master's Thesis, École Polytechnique de Montréal).
    • Belhabla, H. (1994). L'utilisation des plans statistiques d'expérimentation pour la validation d'un système expert (Master's Thesis, École Polytechnique de Montréal).
    • Merabet Kroumba, S. (1994). Synthèse de très haut niveau d'architectures parallèles pour des algorithmes exprimés en langage évolué (Master's Thesis, École Polytechnique de Montréal).