Titre de la thèse : FPGA-Friendly Programmable Data Plane: A Transition from P4 Semantics to Pipeline Implementations via High-Level Synthesis Approaches
Présenté par : Mostafa Abbasmollaei
Programme : Génie informatique et génie logiciel
Département : Dép. de génie informatique et génie logiciel

Jury

Président : Alejandro Quintero
Directeur de recherche : Tarek Ould-Bachir
Codirecteur de recherche : Yvon Savaria
Membre : Jean Pierre David
Membre externe : Mohamed Faten Zhani
Représentant du directeur des études supérieures : Nerguizian Chahé

Entrée libre
Bienvenue à tous!