Calendrier

Présentation d'un Mémoire de Maîtrise - M. Roberto Sanchez Correa - Génie électrique

TITRE : Implementation of ultra-low latency and high-speed communication channels for an  fpga-based hpc cluster

PRÉSENTÉ PAR : Roberto Sanchez Correa

JURY:
PRÉSIDENT : Yvon Savaria, Ph.D.
DIRECTEUR : Jean-Pierre David, Ph.D.
MEMBRE : Guy Bois, Ph.D.

Entrée libre

 

Date

Vendredi 5 mai 2017
Débute à 15h00

Contact

4619

Lieu

Polytechnique Montréal - Pavillon Lassonde
2700, chemin de la Tour
Montréal
QC
Canada
H3T 1J4
M-2401

Catégories